Título: Processador De Arquitetura Mips Monociclo Implementado Em Fpga
Autor(es): Thales de Lima Beraldo
Palavras-chave:
Descrição:
Processador MIPS, FPGA, VHDL, Monociclo
Código: 3213
Este artigo descreve a simulação de um processador da arquitetura MIPS monocíclico que permite ao utilizador visualizar todos os componentes da arquitetura interna do processador e suas respectivas funcionalidades gerado através do código VHDL, linguagem de descrição de hardware. Foram criadas simulações de cada componente do processador utilizando o ambiente ModelSim e no hardware de modo a ver sua funcionalidade, os tempos de execução e o desempenho final do projeto. Tal procedimento foi desenvolvido na família Cyclone IV disponibilizada pela Altera.
Idioma: português
Data de publicação: fev, 2019
Local de publicação: Araras, SP
Orientador: Danilo Carlos Rosseto Minhoni
Instituição: FHO – Fundação Hermínio Ometto
Nível: Trabalho de conclusão de curso (graduação)
Obs: não autorizado publicação
Dono: admin
Categoria: Genérico
Formato: Documento PDF
Arquivo: TCC_840_-_Thales_de_Lima_Beraldo_(RA_67898) - public.pdf
Tamanho: 67 Kb (68606 bytes)
Criado: 11-10-2005 14:51
Atualizado: 22-04-2019 21:34
Visitas: 820
Downloads: 1
Todo material disponível neste sistema é de propriedade e responsabilidade de seus autores.
Voltar